![]() ファイバ・チャネル通信における永続情報単位ペーシング・プロトコルの使用に関する方法、システム、および装置
专利摘要:
1次記憶制御装置がファイバ・チャネル接続によりリモート・ホストから情報単位を受信し、そのファイバ・チャネル接続により永続情報単位ペーシングが実装される方法、システム、および装置を提供する。 1次記憶制御装置とリモート・ホストとの間のファイバ・チャネル接続により確立された少なくとも1つの論理パスにより1次記憶制御装置でいくつの大量書き込みが受信されたかに関する情報が維持され、大量書き込みは、処理されるデータ情報単位の数が情報単位ペーシング・クレジットのデフォルト値を超える入出力(I/O)操作である。1次記憶制御装置は、1次記憶制御装置からリモート・ホストに送信される応答に含まれる情報単位ペーシング・パラメータを調整し、その調整は少なくとも1つの論理パスにより1次記憶制御装置でいくつの大量書き込みが受信されたかについて維持される情報に基づいて行われる。 公开号:JP2011509443A 申请号:JP2010535871 申请日:2008-11-14 公开日:2011-03-24 发明作者:カロス、マシュー、ジョセフ;ハーソン、ロジャー、グレゴリー;ホリー、ブレット、ワイネ 申请人:インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation; IPC主号:G06F13-10
专利说明:
[0001] 本発明は、ファイバ・チャネル(fibre channel)通信における永続情報単位ペーシング・プロトコル(persistent information unit pacing protocol)の使用に関する方法、システム、および装置(article of manufacture)に関する。] 背景技術 [0002] ファイバ・チャネルとは、米国規格協会によって策定されたデータ転送用アーキテクチャ規格の統合セットを指す。ファイバ接続(FICON:Fibre Connection)は、ファイバ・チャネル・アーキテクチャのプロトコルであり、FC−SB−3という形式的名称で呼ぶこともできる。FC−SB−3の詳細については、2003年3月26日にAmerican National Standardsfor Information Technologyによって発行された「FIBRECHANNEL Single-Byte Command Code Sets-3 MappingProtocol(FC-SB-3)」のRev. 1.6という文献および2007年9月28日にAmerican National Standard for Information Technologyによって発行された「Fibre Channel Single-Byte Command Code Sets-3」のAMENDMENT1 (FC-SB-3/AM1)、INCITS374-2003/AM1-2007という文献に記載されている。] [0003] チャネルとは、通信装置間の直接または交換Point−to−Point接続である。ファイバ・チャネル・アーキテクチャでは、FICONチャネルは、FC−SB−3によって指定された機能を実行して、制御装置またはエミュレートされた制御装置により入出力(I/O)装置へのアクセスを可能にすることができる。FICONチャネルは、通信装置間でデータを転送するためにパケット交換に依存する可能性がある。] [0004] チャネル・コマンド・ワード(CCW:channel command word)は、I/O要求を含む制御ブロックであり、パラメータとともに実行すべきコマンドを指定する特定のシステム・アーキテクチャの構造を指すことができる。チャネル・プログラムは、順次実行される1つまたは複数のチャネル・コマンド・ワードのシーケンスであって、特定のシーケンスのチャネル操作を制御するものである。FICONチャネルは、任意の書き込み操作に関する関連データとともに、一度に最高16個のチャネル・コマンド・ワードを伝送することができ、チャネル・コマンド・ワードは「情報単位」と呼ぶことができる。16個を超える情報単位が1つのチャネル・プログラム内に存在する場合、そのチャネル・プログラムが完了するまで最初の16個の情報単位の伝送後に残りの情報単位を8個ずつのグループにして伝送することができる。16個を超える追加の情報単位は、コマンド応答要求(CRR:Command Response Request)に応答して受信側からのコマンド応答を受信した後でのみ送信することができる。残りの情報単位の伝送が8個ずつのグループにして行われることは慣例であるが、残りの情報単位の伝送は必ずしも8個ずつのグループにする必要がないことに留意されたい。] [0005] グローバル・ミラーZ(GMzまたはzGM)とも呼ばれる拡張リモート・コピー(XRC:Extended Remote Copy)は、z/OS*およびOS/390*オペレーティング・システムのために使用可能なコピー機能である。XRCは、リモート・ロケーションで非同期的にそのデータのコピーを維持し、100キロメートルを超える距離などの長距離にわたって実装することができる。XRCは、IBMエンタープライズ・ストレージ・サーバ(ESS:Enterprise Storage Server)で使用することができる。XRCの詳細については、2004年7月にインターナショナル・ビジネス・マシーンズ社によって発行された「IBM TotalStorage Enterprise Storage Server: Implementing ESS CopyServices with IBM eServer zSeries」という文献に記載されている。] [0006] 長距離XRC構成は、リモート・ホストと1次サイト制御装置との間のファイバ・チャネル拡張技術を使用することができる。この拡張ファイバ・チャネルは、1次サイト制御装置からデータを読み取り、リモート・サイトの記憶域にバックアップ・データを保管するためにリモート・ホストが使用することができる。リモート・ホストは、サブシステム操作定義(DSO:define subsystem operation)コマンドとそれに続く一連のレコード・セット読み取り(RRS:read record set)コマンドと、最後にサブシステム機能実行(PSF:PerformSubsystem Function)/サブシステム・データ読み取り(RSSD:Read SubSystemData)コマンド・セットとを含むコマンド・チェーンを1次サイト制御装置に発行し、次のチェーンに関するサイドファイル項目(side-file entry)の数を決定することができる。そのチェーン内のRRSコマンドのカウントは、DSOコマンド・パラメータに示すことができる。特定のソリューションではこのカウントは約150CCWになる可能性がある。] [0007] FICONアーキテクチャにおいて「情報単位ペーシング」と呼ばれるフロー制御方法は、任意の時点で未完了(in flight)の情報単位が多くても16個になるようにFICONチャネルを制限することができる。チャネル・プログラムは、8番目の情報単位内にコマンド応答要求(CRR)ビットを設定することにより、コマンド応答情報単位を要求することができる。チャネル・プログラムが制御装置からコマンド応答情報単位を受信すると、さらに8個の情報単位が送信される。これにより、100キロメートルを超える距離などの長距離でデータ・レート・ドループ(data rate droop)が発生する可能性がある。というのは、制御装置は、FICONペーシング・プロトコルにより追加の情報単位を要求する前に最初のグループの16個の情報単位を受信しなければならず、その結果、チャネルと制御装置のポート間の追加の往復通信が追加される。往復の回数は、チャネル・コマンド・ワード・チェーンのサイズによって決まる。1つのチャネル・コマンド・ワード・チェーン内に150個のチャネル・コマンド・ワードが存在する場合、最高17回の往復が行われる可能性がある。100キロメートルを超える距離などの長距離では、追加の往復通信のために相当なオーバヘッドが追加される可能性がある。] [0008] このため、いわゆる「スプーフィング(spoofing)」チャネル・エクステンダでは、それぞれのコマンドを検査して、そのコマンドがDSO/RRSコマンド・チェーンであることを確認するための機能を追加している。DSO/RRSコマンド・チェーンである場合、リモート・チャネル・エクステンダは、RRSコマンドのCCWチェーンを生成し、ローカル・エクステンダによって受信されることが予想されるコマンドをシミュレートすることができる。そのデータは、リモート・エクステンダによってローカル・エクステンダに出荷され、そこでCCWチェーンは、それが制御装置内にある場合と同じように、受信されたデータについて実行される。これは、長距離を必要とする余分な往復によって発生したデータ・レート・ドループを回避するものである。しかし、チャネル・エクステンダ内のこの機能は、チャネル拡張のための比較的高価なソリューションにカスタマを限定する可能性がある。] 先行技術 [0009] 2003年3月26日にAmericanNational Standardsfor Information Technologyによって発行された「FIBRECHANNEL Single-Byte Command Code Sets-3 MappingProtocol (FC-SB-3)」のRev. 1.6 2007年9月28日にAmericanNational Standard for Information Technologyによって発行された「FibreChannel Single-Byte Command Code Sets-3」のAMENDMENT1(FC-SB-3/AM1)、INCITS 374-2003/AM1-2007 2004年7月にインターナショナル・ビジネス・マシーンズ社によって発行された「IBM TotalStorage Enterprise Storage Server: ImplementingESS CopyServices with IBM eServer zSeries」] 発明が解決しようとする課題 [0010] 1次記憶制御装置がファイバ・チャネル接続によりリモート・ホストから情報単位を受信し、そのファイバ・チャネル接続により永続情報単位ペーシングが実装される方法、システム、および装置が提供される。1次記憶制御装置とリモート・ホストとの間のファイバ・チャネル接続により確立された少なくとも1つの論理パスにより1次記憶制御装置でいくつの大量書き込み(large write)が受信されたかに関する情報が維持され、大量書き込みは、処理されるデータ情報単位の数が情報単位ペーシング・クレジット(information unit pacing credit)のデフォルト値を超える入出力(I/O)操作である。1次記憶制御装置は、1次記憶制御装置からリモート・ホストに送信される応答に含まれる情報単位ペーシング・パラメータを調整し、その調整は少なくとも1つの論理パスにより1次記憶制御装置でいくつの大量書き込みが受信されたかについて維持される情報に基づいて行われる。] 課題を解決するための手段 [0011] 特定の諸実施形態では、情報単位ペーシング・パラメータは、1次記憶制御装置からのいずれの追加の応答も待たずにリモート・ホストが1次記憶制御装置に送信することができる情報単位の数を示し、少なくとも1つの論理パスに関する情報単位ペーシング・パラメータは、大量書き込みによって書き込みバッファの輻輳がまったく発生していない場合に、16より大きいが256より小さい数に設定される。] [0012] 他の諸実施形態では、情報単位はファイバ接続プロトコルにおけるチャネル・コマンド・ワードであり、受信したチャネル・コマンド・ワードがチャネル・コマンド・ワード・チェーンを開始する。拡張リモート・コピー操作に関するサブシステム操作を定義するサブシステム操作定義コマンドをそのチャネル・コマンド・ワードが含むかどうかについて判断が行われる。サブシステム操作定義コマンドに関連するレコード・セット読み取りコマンドの数が決定され、レコード・セット読み取りコマンドは読み取り要求に対応する。論理パスに関する情報単位ペーシング・パラメータ値は、次のチャネル・プログラムの始めに、より多くの情報単位を送信できるように設定され、同じ数またはより少ない数のレコード・セット読み取りコマンドを使用する場合、チェーン全体を直ちに送信することができる。] [0013] さらに他の諸実施形態では、複数の大量書き込みによって書き込みバッファの輻輳が発生する場合、大量書き込みが所定のしきい値を超えるすべての論理パスについて情報単位ペーシング・パラメータがリセットされる。] [0014] 特定の諸実施形態では、リモート・ホストは1次記憶制御装置からリモート記憶制御装置へのデータの拡張リモート・コピーを実行し、リモート・ホストは100キロメートルを超える距離によって1次記憶制御装置から地理的に分離されている。] [0015] 次に、図面を参照すると、同様の参照番号は図面全体を通して対応する部分を表している。] 図面の簡単な説明 [0016] 特定の諸実施形態によるコンピューティング環境のブロック図である。 特定の諸実施形態により、リモート・ホストと1次記憶制御装置との間の通信を示すブロック図である。 特定の諸実施形態により、チャネルと制御装置との間の通信を示すブロック図である。 特定の諸実施形態により、ファイバ・チャネル接続に関連するデータ構造を示す図である。 特定の諸実施形態により、拡張リモート・コピーに関連するデータ構造を示す図である。 特定の諸実施形態により、操作環境でIUペーシング・パラメータがどのように設定されるかを示すブロック図である。 特定の諸実施形態により、IUペーシング・パラメータを設定するための第1の操作を示す流れ図である。 IUペーシング・パラメータを設定するための第2の操作を示す流れ図である。 コンピュータ・システムのアーキテクチャを示す図であり、特定の諸実施形態では、そのコンピュータ・システムのアーキテクチャにより、図1のコンピューティング環境の諸要素を実装することができる。] 図1 実施例 [0017] 以下の説明では、本明細書の一部を形成し、いくつかの実施形態を示す添付図面を参照する。他の諸実施形態を使用することができ、構造上および操作上の変更を行うことができることは言うまでもない。] [0018] 特定の模範的な諸実施形態の概要 永続IUペーシング・プロトコルにより、チャネルは16個を超える情報単位を一度に制御装置に送信することができ、その結果、長距離のコマンド関連データ・レート・ドループが緩和される。永続IUペーシング・プロトコルを使用する特定の諸実施形態では、16個を超える情報単位が特定の時点で未完了になり得るように、長距離リモート・コピー(XRC)環境内の1次記憶制御装置がFICONアーキテクチャ内の情報単位のフローを変更することができる。ファイバ・チャネル・ネットワークにおいてFICONを使用する長距離リモート・コピー実装例では、リモート・ホストは、長距離リモート・コピー操作を実行して、1次記憶制御装置からリモート記憶制御装置にデータをコピーすることができる。16個を超える情報単位が特定の時点で未完了になるようにすることにより、特定の諸実施形態は、任意の時点で未完了の情報単位が16個以下になるようにチャネルが制限される状況と比較して、拡張リモート・コピーを実行するための時間を短縮することができる。] [0019] 特定の諸実施形態は、以下の操作を実行することにより、FICONアーキテクチャによるXRC実装例における読み取りを妨害する可能性のある書き込み操作の輻輳制御を実装する。 (i)LW(大量書き込み)カウントは論理パスごとに大量書き込みを追跡する。大量書き込みは、処理されるデータIUの数がデフォルトIUペーシング・クレジットを超えるI/O操作として定義される。 (ii)RRSサブオーダを含むDSOが論理パス上で受信されるたびに、LWカウントを減分する。LWカウントがこの時点で0に達した場合、最大ペーシング・クレジットが255であることを条件として、その論理パスに関するペーシング・クレジットをDSOコマンド・パラメータに示されているRRSコマンドの数より3つ多い数に設定する。 (iii)チェーンの終わりに、そのチェーンに関する書き込みIUカウントがデフォルト・ペーシング・クレジット(または調整可能な値)を超える場合、LWカウントを増分する。LWカウントが最大値に達した場合、その論理パスを大量書き込みしきい値(LWT:Large Write Threshold)リスト上に置く。極端に大きいLWチェーンを補償するために、そのチェーンに関するLWカウントをデフォルト・ペーシング・カウントで割った値だけ、LWカウントを増分することができる。 (iv)I/O操作の終わりに、書き込みバッファ輻輳が発生している場合、LWTリスト上のすべての論理パスについてペーシング・カウントをリセットする。 (v)LWカウントは、0未満に減分することまたは選択された最大値より上に増分することはできない。 (vi)チェーンの始めに、その論理パスについて現在保管されているペーシング・クレジットをコマンド応答(CMR)で使用し、そのペーシング・クレジットは、このCMRを受信した後でそのチャネルが開始する次のチェーンについて効力を発する。] [0020] 模範的な好ましい諸実施形態 図1は、1次記憶制御装置104およびリモート記憶制御装置106に結合されたリモート・ホスト102を使用するコンピューティング環境100のブロック図を示している。図1は、1つのリモート・ホスト102と、1つの1次記憶制御装置104と、1つのリモート記憶制御装置106のみを示しているが、特定の代替諸実施形態では、複数の1次およびリモート記憶制御装置に複数のリモート・ホストを結合することができる。] 図1 [0021] リモート・ホスト102は、ファイバ・チャネル108などのデータ・インターフェース・チャネルまたは当技術分野で知られている任意の他のデータ・インターフェース・メカニズムにより1次記憶制御装置104に接続することができる。リモート・ホスト102は、パーソナル・コンピュータ、ワークステーション、サーバ、メインフレーム、ハンドヘルド・コンピュータ、電話機、ネットワーク家電など、当技術分野で現在知られている任意の適切なコンピュータ装置にすることができる。リモート・ホスト102は、IBM OS/390またはz/OSオペレーティング・システムなど、当技術分野で知られている任意のオペレーティング・システムを含むことができる。] [0022] 1次記憶制御装置104およびリモート記憶制御装置106は、複数の論理ボリュームを含むことができる。1次記憶制御装置104およびリモート記憶制御装置106は複数の物理記憶装置を制御することができ、そのそれぞれは1つまたは複数の物理ボリュームを含むことができる。] [0023] リモート・ホスト102はホスト・アプリケーション110を含むことができ、1次記憶制御装置104はコントローラ・アプリケーション112を含むことができる。ホスト・アプリケーション110は、1次記憶制御装置104からデータを読み取り、リモート記憶制御装置106にデータを保管するために、コントローラ・アプリケーション112とのインターフェースを取る。ホスト・アプリケーション110とコントローラ・アプリケーション112はファイバ・チャネル108により通信する。特定の諸実施形態では、ホスト・アプリケーション110はファイバ・チャネル108による拡張リモート・コピーを使用して、1次記憶制御装置104からリモート記憶制御装置106にデータをコピーする。] [0024] ファイバ・チャネル108によるリモート・ホスト102と1次記憶制御装置104との通信は、リモート・ホスト102に含まれるファイバ・チャネル・アダプタ114と、1次記憶制御装置104に含まれるファイバ・チャネル・アダプタ116によって使用可能にすることができる。リモート・ホスト102に含まれるファイバ・チャネル・アダプタ114はポート118を含み、1次記憶制御装置104に含まれるファイバ・チャネル・アダプタ116はポート120を含み、ポート118および120はファイバ・チャネルの専門用語ではNポートと呼ぶことができる。FICONプロトコルによるファイバ・チャネル・ベースの通信は、リモート・ホスト102のポート118と1次記憶制御装置104のポート120との間で実行することができる。2つのファイバ・チャネル・アダプタ114、116間では、複数の論理パスを確立することができる。] [0025] したがって、図1は、拡張リモート・コピー操作を使用することにより、ホスト・アプリケーション110がFICONプロトコルにより1次記憶制御装置104からリモート記憶制御装置106にデータをコピーするコンピューティング環境100を示している。特定の諸実施形態では、リモート・ホスト102と1次記憶制御装置104との距離は、ファイバ・チャネル拡張ソリューションを使用することにより、ファイバ・チャネル・アーキテクチャによってサポートされる最大距離を超えることもできる。] 図1 [0026] 図2は、コンピューティング環境100で実装された特定の諸実施形態により、リモート・ホスト102と1次記憶制御装置104との間の通信を示すブロック図を示している。] 図2 [0027] リモート・ホスト102は、リモート・ホスト102と1次記憶制御装置104との間でFICONプロトコルにより生成されたチャネルにより1つまたは複数のチャネル・コマンド・ワード400を1つのシーケンスとして送信することができる。1次記憶制御装置104は、特定のチャネル・コマンド・ワード200に応答してコマンド応答情報単位202を送信することができる。特定の諸実施形態では、コマンド応答情報単位202に含まれるIUペーシング・パラメータ208などのIUペーシング・パラメータを調整することにより、1次記憶制御装置104は、リモート・ホスト102と1次記憶制御装置104との間で未完了にすることができるチャネル・コマンド・ワードの数を変更することができる。] [0028] 図3は、特定の諸実施形態により、コンピューティング環境100で実装されたチャネル300と制御装置302との間の通信を示すブロック図を示している。] 図3 [0029] 特定の諸実施形態では、チャネル300は、リモート・ホスト102の1つのエンティティであり、ポート118を含む。制御装置302は、記憶制御装置104の1つのエンティティであり、ポート120を含む。チャネル300と制御装置302との間に論理パスを確立することができる。] [0030] 特定の諸実施形態では、チャネルは、チャネル300と制御装置302との間の論理パスの確立を要求する論理パス確立(ELP:establish logical path)要求304を制御装置302に送信する。論理パス確立要求304を受信したことに応答して、制御装置302は、論理パス確立済み(LPE:logical path established)応答306をチャネル300に送信し、論理パスを確立することができる。] [0031] 永続IUペーシングがFICONアーキテクチャにより実装される特定の諸実施形態では、論理パス確立要求304および論理パス確立済み応答306を使用することにより論理パスが確立されたときにIUペーシング・パラメータの値の保持に関するサポートを制御装置302が示した場合に、チャネル300はその後のコマンド・チェーンのためにIUペーシング・パラメータの値を保持することができる。] [0032] 図4は、特定の諸実施形態により、コンピューティング環境100内でファイバ・チャネル108により実装されたファイバ接続に関連するデータ構造を示している。図4に示されているデータ構造はFICONデータ構造400と呼ばれる。] 図4 [0033] FICONデータ構造400は、1つまたは複数のチャネル・コマンド・ワード402と、情報単位ペーシング・クレジット404と、情報単位ペーシング・パラメータ408を有するコマンド応答情報単位406とを含み、情報単位ペーシング・パラメータ408はIUペーシング・パラメータとも呼ばれ、情報単位ペーシング・クレジット404はIUペーシング・クレジットと呼ぶこともできる。FICONデータ構造400は、論理パス確立要求304および論理パス確立済み応答306も含む。] [0034] チャネル・コマンド・ワード402は、I/O要求を含む制御ブロックである。たとえば、特定の諸実施形態では、チャネル・コマンド・ワード402は、ホスト・アプリケーション110からコントローラ・アプリケーション112への読み取り要求を含むことができ、読み取り要求は記憶制御装置104によって保管されたデータを読み取るための要求である。チャネル・コマンド・ワード402は、チャネル300から制御装置302に送信することができる。チャネル・コマンド・ワード402は、情報単位と呼ぶこともできる。] [0035] リモート・ホスト102と記憶制御装置104との間のファイバ・チャネル通信に関する各チャネル300はIUペーシング・クレジット404を提供するが、このペーシング・クレジットは、各チャネル・プログラムの始めにまたはチャネル・プログラムの実行を続けるための再接続中に初期設定することができる。IUペーシング・クレジット404は、リモート・ホスト102が記憶制御装置104からコマンド応答情報単位406を受信する前に、リモート・ホスト102が記憶制御装置104に送信可能な情報単位の最大数である。] [0036] コマンド応答情報単位406は、特定の条件に応答して、記憶制御装置104からリモート・ホスト102に送信される情報単位である。たとえば、コマンド応答情報単位406は、特定のチャネル・コマンド・ワード402に応答して、記憶制御装置104からリモート・ホスト102に送信することができる。コマンド応答情報単位406に関連するIUペーシング・パラメータ408は、リモート・ホスト102がチャネルにより送信可能な情報単位の最大数を示すために、記憶制御装置104のポート120から送信することができる。ゼロというIUペーシング・パラメータ408は、IUペーシング・クレジットの値をデフォルト値にリセットすることを示している。] [0037] チャネル・プログラムの始めにまたは再接続するたびに、チャネル300はいくつかの情報単位を制御装置302に送信することができる。送信された情報単位の数は情報単位ペーシング・クレジット404の値を超えることはできず、情報単位ペーシング・クレジット404の値は情報単位ペーシング・クレジット値とも呼ばれる。] [0038] チャネル300から制御装置302に論理パス確立要求304を送信して、チャネル300によってサポートされる任意選択の特徴を示し、チャネル300と制御装置302との間の論理パスの確立を要求することができる。制御装置302からの論理パス確立済み応答306は、論理パス確立要求の正常な完了と論理パスの確立を確認するものであり、チャネル300と制御装置302との間で送信されるすべての情報単位について使用すべき任意選択の特徴を示す。] [0039] 論理パス確立要求304は、論理パス確立パラメータ308と呼ばれる関連パラメータを有する論理パス確立機能を介して実装することができる。論理パス確立パラメータ308に含まれる永続ペーシング制御標識ビット310は、チャネル300が永続ペーシングに関するサポートを提供するかどうか、すなわち、複数のコマンド・チェーンの全域で情報単位ペーシング・パラメータ408の値を保持することを示すことができ、1つのコマンド・チェーンは複数チャネル・コマンド・ワードのシーケンスである。永続ペーシングは、永続情報単位ペーシングと呼ぶこともできる。] [0040] 論理パス確立済み応答306は、論理パス確立済みパラメータ312と呼ばれる関連パラメータを有する機能を介して実装することができる。論理パス確立済みパラメータ312に含まれる永続ペーシング制御応答標識ビット314は、制御装置302が永続ペーシングに関するサポートを提供するかどうかを示すことができる。] [0041] したがって、図4は、永続ペーシング制御標識ビット301と呼ばれる第1の標識と、永続ペーシング制御応答標識ビット314と呼ばれる第2の標識が、チャネル300と制御装置302との間で確立された論理パスが永続ペーシングを使用可能にするかどうかを示す、特定の諸実施形態を示している。特定の諸実施形態では、第1の標識310と第2の標識314はファイバ・チャネル・プロトコルの機能強化として含まれ、そのファイバ・チャネル・プロトコルの機能強化は複数のコマンド・チェーンの全域で永続情報単位ペーシングをサポートする。] 図4 [0042] 図5は、特定の諸実施形態により、コンピューティング環境100で実装された拡張リモート・コピーに関連するデータ構造を示している。図5に示されているデータ構造はXRCデータ構造200と呼ばれる。] 図5 [0043] XRCデータ構造500は、現行コマンド・チェーン内のいくつかのレコード・セット読み取り(RRS)チャネル・コマンド・ワードを実行するための意図を通知するサブシステム操作を定義するサブシステム操作定義(DSO)コマンド502を含むことができる。拡張リモート・コピー操作中に、DSOコマンド502は、リモート・ホスト102と1次記憶制御装置104との間の通信中のサブシステム操作を定義することができる。RRSコマンド504は、DSOコマンド502に関連する場合、リモート・ホスト102が読み取り要求を送信していることを1次記憶制御装置104に示す。] [0044] 長距離XRC構成は、リモート・ホスト102と1次記憶制御装置104との間でファイバ・チャネル拡張技術を使用することができる。拡張ファイバ・チャネルは、1次記憶制御装置104からデータを読み取り、そのデータをリモート記憶制御装置106の記憶域に保管するためにリモート・ホスト102が使用することができる。特定の諸実施形態では、1次記憶制御装置104から読み取られたデータは、リモート記憶制御装置106にバックアップ・データとして保管される。] [0045] 特定の諸実施形態では、リモート・ホスト102は1次記憶制御装置104にコマンド・チェーンを発行し、そのコマンド・チェーンは、DSOコマンド502とそれに続く一連のレコード・セット読み取りコマンド504と、最後に追加のコマンド[たとえば、XRCで定義されたサブシステム機能実行(PSF)コマンドおよびサブシステム・データ読み取り(RSSD)コマンド]とを含み、次のチェーンに関するサイドファイル項目の数を決定する。そのチェーン内のRRSコマンド504のカウントは、DSOコマンド・パラメータに示され、特定の模範的な諸実施形態では、RRSコマンド504のカウントは150チャネル・コマンド・ワードを超える可能性がある。] [0046] したがって、図5は、読み取り操作がリモート・ホスト102によって要求されたことをDSOコマンド502に関連するレコード・セット読み取りコマンド504が1次記憶制御装置104に示す、特定の諸実施形態を示している。このようなDSOコマンド502は、拡張リモート・コピーを実装する諸実施形態ではリモート・ホスト102から1次記憶制御装置104に送信することができる。] 図5 [0047] 図6は、特定の諸実施形態により、操作環境600でIUペーシング・パラメータ408がどのように設定されるかを示すブロック図である。操作環境600はコンピューティング環境100で発生する可能性がある。] 図6 [0048] 操作環境内では、リモート・ホスト102と1次記憶制御装置104との間でファイバ・チャネルによるXRC環境(参照番号602)が実用可能である。永続情報単位ペーシングは使用可能になっている(参照番号604)。しかし、レコード・セット読み取りコマンド504を有するDSOコマンド502に加えて、妨害書き込みコマンド606もリモート・ホスト102から1次記憶制御装置104に送信される。妨害書き込みコマンド606は大量書き込みにすることもでき、大量単位(large unit)は、処理されるデータ情報単位の数がデフォルトIUペーシング・クレジットを超えるI/O操作として定義される。] [0049] 操作環境600では、IUペーシング・パラメータ408は、XRC環境のDSOコマンド内のレコード・セット読み取りコマンド504の1つの機能として設定される(参照番号608)。したがって、永続IUペーシングが使用可能になると、16個を超える情報単位が同時に未完了になり得る。しかし、大量書き込みコマンド606は妨害と問題を引き起こす可能性がある。したがって、操作環境600内では、処理可能な最大数の大量書き込みに基づいて大量書き込みの数が追跡され、大量書き込みが多すぎる論理パスについてIUペーシング・パラメータがリセットされる(参照番号610)。これは、IUペーシング・パラメータをリセットすることにより、フロー制御中に妨害書き込みコマンドの数が制限されるような、書き込みコマンドの輻輳制御の一形式と見なすことができる。] [0050] 図7は、特定の諸実施形態により、IUペーシング・パラメータを設定するための第1の操作を示す流れ図を示している。第1の操作は、コントローラ・アプリケーション112およびホスト・アプリケーション110を介してコンピューティング環境100のリモート・ホスト102および1次記憶制御装置104に実装することができる。] 図7 [0051] 制御はブロック700から始まり、そこでファイバ・チャネル108によりリモート・ホスト102と1次記憶制御装置104との間に形成されたチャネルはアイドル状態になっており、チャネル・コマンド・ワード・チェーンが始まる(参照番号702)。] [0052] 永続IUペーシングが使用可能になっているかどうかならびに最初に受信したコマンドがレコード・セット読み取りサブオーダを有するDSOコマンドであるかどうかについて判断が行われる(ブロック704)。永続IUペーシングが使用可能になっており、最初に受信したコマンドがDSOコマンドである場合、大量書き込みカウントが減分されるが、ゼロを下回ることはできない(ブロック706)。大量書き込みカウントが0であるかどうかについて判断が行われ(ブロック708)、0である場合、大量書き込みによってバッファの輻輳が発生しているかどうかの判断が行われる(ブロック710)。輻輳が発生していない場合、ブロック712で、対応する論理パスに関するIUペーシング・パラメータはDSOコマンド・パラメータに示されているレコード・セット読み取りコマンドの数より3つ多い数に設定される。しかし、IUペーシング・パラメータは255を超える数に設定されることはない。] [0053] ブロック708で大量書き込みカウントが0ではないという判断が行われた場合、制御はブロック718に移行し、そこで対応する論理パスが大量書き込みしきい値リスト上にあるかどうかについて判断が行われる。大量書き込みしきい値リスト上にある場合、その論理パスは大量書き込みしきい値リストから除去される(ブロック720)。] [0054] 図7に示されている通り、制御は、図7で提供された指示に従って、ブロック704、720、718、710、および712のいずれかからブロック714に移行することができる。ブロック714では、その論理パスに関する現行IUペーシング・パラメータとともにコマンド応答情報単位が送信される。制御はブロック716に移行し、そこでコマンド・チェーン内の書き込み情報単位の数を追跡するために書き込みIUカウントを増分することによって書き込み情報単位を追跡しながら、コマンド・チェーンが実行される。I/O操作の終わりに、書き込みバッファ輻輳が発生している場合、大量書き込みしきい値リスト上のすべての論理パスについてペーシング・カウントがリセットされることに留意されたい。] 図7 [0055] 図8は、IUペーシング・パラメータを設定するための第2の操作を示す流れ図を示している。第2の操作は、コントローラ・アプリケーション112およびホスト・アプリケーション110を介してコンピューティング環境100のリモート・ホスト102および1次記憶制御装置104に実装することができる。] 図8 [0056] 制御はブロック800から始まり、そこで1次記憶制御装置104はファイバ・チャネル接続108によりリモート・ホスト102から情報単位を受信し、永続情報単位ペーシングはファイバ・チャネル接続108により実装される。] [0057] 制御はブロック802に移行し、そこで1次記憶制御装置104とリモート・ホスト102との間のファイバ・チャネル接続108により確立された少なくとも1つの論理パスにより1次記憶制御装置104でいくつの大量書き込みが受信されたかに関する情報が維持され、大量書き込みは、処理されるデータ情報単位の数が情報単位ペーシング・クレジットのデフォルト値を超える入出力(I/O)操作である。] [0058] ブロック804では、1次記憶制御装置104は、1次記憶制御装置104からリモート・ホスト102に送信される応答に含まれる情報単位ペーシング・パラメータ408を調整し、その調整は少なくとも1つの論理パスにより1次記憶制御装置104でいくつの大量書き込みが受信されたかについて維持される情報に基づいて行われる。] [0059] ブロック804から制御はブロック806およびブロック808に移行することができる。ブロック806では、少なくとも1つの論理パスに関する情報単位ペーシング・パラメータは、大量書き込みによって書き込みバッファの輻輳がまったく発生していない場合に、16より大きいが256より小さい数に設定される。ブロック808では、複数の大量書き込みによって書き込みバッファの輻輳が発生している場合、情報単位ペーシング・パラメータは、大量書き込みが所定のしきい値を超えるすべての論理パスについてリセットされる。] [0060] 特定の諸実施形態では、永続IUペーシングが使用可能になっている間に大量書き込みに関する輻輳制御が実行されるように、ファイバ・チャネルによるXRC実装例が可能になる。このような大量書き込みは永続ペーシングのパフォーマンス上の恩恵を妨害する可能性があるので、常にXRC読み取り操作と同じパス上で大量書き込みを実行するようなアプリケーションを持たない方が好ましい。特定の諸実施形態の大量書き込み検出は、必要なときにある程度の期間の大量書き込みI/Oを可能にするように設計されている。] [0061] 追加の実施形態の詳細 記載されている技法は、ソフトウェア、ファームウェア、マイクロコード、ハードウェア、またはこれらの任意の組み合わせを伴う方法、装置(apparatus)、または装置(article of manufacture)として実装することができる。本明細書で使用する「装置(article of manufacture)」という用語はある媒体に実装されたコードまたはロジックを指し、このような媒体は、ハードウェア・ロジック[たとえば、集積回路チップ、プログラマブル・ゲート・アレイ(PGA)、特定用途向けIC(ASIC)など]あるいは磁気記憶媒体(たとえば、ハード・ディスク・ドライブ、フレキシブル・ディスク、テープなど)、光学記憶装置(CD−ROM、光ディスクなど)、揮発性および不揮発性メモリ・デバイス[たとえば、電気的消去可能プログラマブル読み取り専用メモリ(EEPROM)、読み取り専用メモリ(ROM)、プログラマブル読み取り専用メモリ(PROM)、ランダム・アクセス・メモリ(RAM)、ダイナミック・ランダム・アクセス・メモリ(DRAM)、スタティック・ランダム・アクセス・メモリ(SRAM)、フラッシュ、ファームウェア、プログラマブル・ロジックなど]などのコンピュータ可読媒体を含むことができる。コンピュータ可読媒体内のコードはプロセッサによってアクセスし実行される。コードまたはロジックがコード化されている媒体は、空間または光ファイバ、銅線などの伝送媒体を伝播する伝送信号も含むことができる。コードまたはロジックがコード化されている伝送信号は、無線信号、衛星伝送、電波、赤外線信号、Bluetoothなどをさらに含むことができる。コードまたはロジックがコード化されている伝送信号は、送信局によって送信し、受信局によって受信することができ、伝送信号にコード化されているコードまたはロジックは、受信局および送信局あるいは受信装置および送信装置のハードウェアまたはコンピュータ可読媒体にデコードし保管することができる。さらに、「装置(article of manufacture)」は、コードが実施され、処理され、実行される、ハードウェアおよびソフトウェア・コンポーネントの組み合わせを含むことができる。当然のことながら、当業者であれば、諸実施形態の範囲を逸脱せずに多くの変更を行うことができ、この装置が任意の情報伝送媒体を含むことができることを認識するであろう。たとえば、この装置は、機械によって実行されたときに結果的に操作が実行されることになる命令がそこに保管されている記憶媒体を含む。] [0062] 特定の諸実施形態は、完全にハードウェアの実施形態、完全にソフトウェアの実施形態、またはハードウェアとソフトウェア両方の要素を含む実施形態の形を取ることができる。好ましい一実施形態では、本発明は、ファームウェア、常駐ソフトウェア、マイクロコードなどを含むがこれらに限定されないソフトウェアで実装される。] [0063] さらに、特定の諸実施形態は、コンピュータまたは任意の命令実行システムによってあるいはコンピュータまたは任意の命令実行システムに関連して使用するためのプログラム・コードを提供するコンピュータ使用可能媒体またはコンピュータ可読媒体からアクセス可能なコンピュータ・プログラム(computer program product)の形を取ることができる。この説明のために、コンピュータ使用可能媒体またはコンピュータ可読媒体は、命令実行システム、装置、またはデバイスによってあるいは命令実行システム、装置、またはデバイスに関連して使用するためのプログラムを収容、保管、伝達、伝播、または伝送することができる任意の装置にすることができる。この媒体は、電子、磁気、光学、電磁、赤外線、または半導体システム(あるいは装置またはデバイス)もしくは伝播媒体にすることができる。コンピュータ可読媒体の例としては、半導体またはソリッド・ステート・メモリ、磁気テープ、取り外し可能コンピュータ・ディスケット、ランダム・アクセス・メモリ(RAM)、読み取り専用メモリ(ROM)、剛性磁気ディスク、および光ディスクを含む。光ディスクの現行例としては、コンパクト・ディスク−読み取り専用メモリ(CD−ROM)、書き換え可能なコンパクト・ディスク(CD−R/W)、およびDVDを含む。] [0064] 「特定の諸実施形態(certain embodiments)」、「一実施形態(an embodiment)」、「実施形態(embodiment)」、「諸実施形態(embodiments)」、「この実施形態(the embodiment)」、「これらの実施形態(the embodiments)」、「1つまたは複数の実施形態(one or moreembodiments)」、「いくつかの実施形態(some embodiments)」、および「1つの実施形態(one embodiment)」という用語は、特に明確な指定がない限り、1つまたは複数の(すべてではない)実施形態を意味する。「含む(including)」、「含む(comprising)」、「有する(having)」という用語およびその変形は、特に明確な指定がない限り、「含むが限定されない(including but not limited to)」ことを意味する。列挙されている項目のリストは、特に明確な指定がない限り、それらの項目のいずれかまたはすべてが互いに相容れないことを示すものではない。「a」、「an」、および「the」という用語は、特に明確な指定がない限り、「1つまたは複数」を意味する。] [0065] 互いに連絡を取っている複数の装置は、特に明確な指定がない限り、互いに連続的に連絡を取っている必要はない。加えて、互いに連絡を取っている複数の装置は、直接あるいは1つまたは複数の仲介により間接的に連絡することができる。さらに、互いに連絡を取っている複数のコンポーネントを有する一実施形態に関する記述は、このようなコンポーネントがすべて必要であることを示すものではない。それどころか、多種多様な可能な諸実施形態を例示するために、種々の任意選択のコンポーネントが記載されている。] [0066] さらに、プロセス・ステップ、方法ステップ、アルゴリズムなどはある順番で記載することができるが、このようなプロセス、方法、およびアルゴリズムは代替順序で機能するように構成することができる。換言すれば、記載される可能性のあるステップの任意のシーケンスまたは順序は必ずしも、そのステップをその順序で実行しなければならないという要件を示すわけではない。本明細書に記載されているプロセスのステップは、どのような実用的な順序でも実行することができる。さらに、いくつかのステップは、一斉に、並行して、または同時に実行することができる。] [0067] 単一の装置または物(article)が本明細書に記載されている場合、単一の装置/物の代わりに2つ以上の装置/物(それらが協働するかどうかにかかわらず)を使用できることは明らかであろう。同様に、2つ以上の装置または物が(それらが協働するかどうかにかかわらず)本明細書に記載されている場合、2つ以上の装置または物の代わりに単一の装置/物を使用できることは明らかであろう。ある装置の機能または特徴あるいはその両方は、このような機能/特徴を有するものとして明示的に記載されていない1つまたは複数の他の装置によって代わって実施することもできる。したがって、他の諸実施形態はこの装置そのものを含む必要はない。] [0068] 図9は、模範的なコンピュータ・システム900を示しており、特定の諸実施形態では、図1のコンピューティング環境100のリモート・ホスト102、1次記憶制御装置104、およびリモート記憶制御装置106は、コンピュータ・システム900のコンピュータ・アーキテクチャにより実装することができる。コンピュータ・システム900は、システムと呼ぶこともでき、特定の諸実施形態ではプロセッサ904を含むことができる回路902を含むことができる。また、システム900は、メモリ906(たとえば、揮発性メモリ・デバイス)および記憶域908も含むことができる。システム900の特定の要素は、図1のリモート・ホスト102、1次記憶制御装置104、またはリモート記憶制御装置106で見つかるものもあれば、見つからないものもある。記憶域908は、不揮発性メモリ・デバイス(たとえば、EEPROM、ROM、PROM、RAM、DRAM、SRAM、フラッシュ、ファームウェア、プログラマブル・ロジックなど)、磁気ディスク・ドライブ、光ディスク・ドライブ、テープ・ドライブなどを含むことができる。記憶域908は、内部記憶装置、付加記憶装置、またはネットワーク・アクセス可能記憶装置、あるいはこれらの組み合わせを含むことができる。システム900は、メモリ906内にロードして、プロセッサ904または回路902によって実行することができるコード912を含むプログラム・ロジック910を含むことができる。特定の諸実施形態では、コード912を含むプログラム・ロジック910は記憶域908に保管することができる。特定の他の諸実施形態では、プログラム・ロジック910は回路902に実装することができる。したがって、図9は他の諸要素から分離してプログラム・ロジック910を示しているが、プログラム・ロジック910はメモリ906または回路902あるいはその両方に実装することもできる。] 図1 図9 [0069] 特定の諸実施形態は、コンピュータ・システム内にコンピュータ可読コードを統合する自動処理または人によってコンピューティング・インフラストラクチャを配備するための方法を対象とすることができ、そのコードはコンピュータ・システムと組み合って、上記の諸実施形態の操作を実行できるようになっている。] [0070] 図9に示されている操作のうちの少なくとも一部は並行してならびに順次、実行することができる。代替諸実施形態では、操作の一部は異なる順序で実行するか、変更または除去することもできる。] 図9 [0071] さらに、ソフトウェアおよびハードウェア・コンポーネントの多くは、例示のために別個のモジュールとして記載されている。このようなコンポーネントは、統合してより少ない数のコンポーネントにするか、分割してより大きい数のコンポーネントにすることもできる。さらに、特定のコンポーネントによって実行されるものとして記載されている特定の操作は他のコンポーネントによって実行することもできる。] [0072] 図1〜図9に示されているかまたは参照されているデータ構造およびコンポーネントは、特定のタイプの情報を有するものとして記載されている。代替諸実施形態では、このデータ構造およびコンポーネントは、異なる構造にして、これらの図に示されているかまたは参照されているものより少ないフィールド、多いフィールド、または異なるフィールド、あるいは異なる機能を有することもできる。したがって、これらの実施形態に関する上記の説明は、例示および解説のために提示されたものである。網羅するためまたはこれらの実施形態を開示された正確な形式に限定するためのものではない。上記の教示を考慮すると、多くの変更および変形が可能である。] 図1 図2 図3 図4 図5 図6 図7 図8 図9 [0073] * z/OS、OS/390、およびエンタープライズ・ストレージ・サーバは、インターナショナル・ビジネス・マシーンズ社の商標または登録商標である。]
权利要求:
請求項1 1次記憶制御装置で、ファイバ・チャネル接続によりリモート・ホストから情報単位を受信するステップであって、前記ファイバ・チャネル接続により永続情報単位ペーシングが実装されるステップと、前記1次記憶制御装置と前記リモート・ホストとの間の前記ファイバ・チャネル接続により確立された少なくとも1つの論理パスにより前記1次記憶制御装置でいくつの大量書き込みが受信されたかに関する情報を維持するステップであって、大量書き込みが、処理されるデータ情報単位の数が情報単位ペーシング・クレジットのデフォルト値を超える入出力(I/O)操作であるステップと、前記1次記憶制御装置により、前記1次記憶制御装置から前記リモート・ホストに送信される応答に含まれる情報単位ペーシング・パラメータを調整するステップであって、前記調整が、前記少なくとも1つの論理パスにより前記1次記憶制御装置でいくつの大量書き込みが受信されたかについて維持される前記情報に基づいて行われるステップと、を含む方法。 請求項2 前記情報単位ペーシング・パラメータが、前記1次記憶制御装置からのいずれの追加の応答も待たずに前記リモート・ホストが前記1次記憶制御装置に送信することができる情報単位の数を示し、前記少なくとも1つの論理パスに関する前記情報単位ペーシング・パラメータが、前記大量書き込みによって書き込みバッファの輻輳がまったく発生していない場合に、16より大きいが256より小さい数に設定される、請求項1記載の方法。 請求項3 前記情報単位がファイバ接続プロトコルにおけるチャネル・コマンド・ワードであり、前記受信したチャネル・コマンド・ワードがチャネル・コマンド・ワード・チェーンを開始し、拡張リモート・コピー操作に関するサブシステム操作を定義するサブシステム操作定義コマンドを前記チャネル・コマンド・ワードが含むかどうかを判断するステップと、前記サブシステム操作定義コマンドに関連するレコード・セット読み取りコマンドの数を決定するステップであって、レコード・セット読み取りコマンドが読み取り要求に対応するステップと、次のチャネル・プログラムの始めに、より多くの情報単位を送信できるように、論理パスに関する前記情報単位ペーシング・パラメータ値を設定するステップであって、同じ数またはより少ない数の前記レコード・セット読み取りコマンドを使用する場合、チェーン全体を直ちに送信することができるステップと、をさらに含む、請求項1記載の方法。 請求項4 複数の大量書き込みによって書き込みバッファの輻輳が発生する場合、大量書き込みが所定のしきい値を超えるすべての論理パスについて前記情報単位ペーシング・パラメータがリセットされる、請求項1記載の方法。 請求項5 前記リモート・ホストが前記1次記憶制御装置からリモート記憶制御装置へのデータの拡張リモート・コピーを実行し、前記リモート・ホストが100キロメートルを超える距離によって前記1次記憶制御装置から地理的に分離されている、請求項1記載の方法。 請求項6 メモリと、前記メモリに結合され、操作を実行するプロセッサと、を含むシステムであって、前記操作が、(i)1次記憶制御装置で、ファイバ・チャネル接続によりリモート・ホストから情報単位を受信するステップであって、前記ファイバ・チャネル接続により永続情報単位ペーシングが実装されるステップと、(ii)前記1次記憶制御装置と前記リモート・ホストとの間の前記ファイバ・チャネル接続により確立された少なくとも1つの論理パスにより前記1次記憶制御装置でいくつの大量書き込みが受信されたかに関する情報を維持するステップであって、大量書き込みが、処理されるデータ情報単位の数が情報単位ペーシング・クレジットのデフォルト値を超える入出力(I/O)操作であるステップと、(iii)前記1次記憶制御装置により、前記1次記憶制御装置から前記リモート・ホストに送信される応答に含まれる情報単位ペーシング・パラメータを調整するステップであって、前記調整が、前記少なくとも1つの論理パスにより前記1次記憶制御装置でいくつの大量書き込みが受信されたかについて維持される前記情報に基づいて行われるステップと、を含むシステム。 請求項7 前記情報単位ペーシング・パラメータが、前記1次記憶制御装置からのいずれの追加の応答も待たずに前記リモート・ホストが前記1次記憶制御装置に送信することができる情報単位の数を示し、前記少なくとも1つの論理パスに関する前記情報単位ペーシング・パラメータが、前記大量書き込みによって書き込みバッファの輻輳がまったく発生していない場合に、16より大きいが256より小さい数に設定される、請求項6記載のシステム。 請求項8 前記情報単位がファイバ接続プロトコルにおけるチャネル・コマンド・ワードであり、前記受信したチャネル・コマンド・ワードがチャネル・コマンド・ワード・チェーンを開始し、前記操作が、拡張リモート・コピー操作に関するサブシステム操作を定義するサブシステム操作定義コマンドを前記チャネル・コマンド・ワードが含むかどうかを判断するステップと、前記サブシステム操作定義コマンドに関連するレコード・セット読み取りコマンドの数を決定するステップであって、レコード・セット読み取りコマンドが読み取り要求に対応するステップと、次のチャネル・プログラムの始めに、より多くの情報単位を送信できるように、論理パスに関する前記情報単位ペーシング・パラメータ値を設定するステップであって、同じ数またはより少ない数の前記レコード・セット読み取りコマンドを使用する場合、チェーン全体を直ちに送信することができるステップと、をさらに含む、請求項6記載のシステム。 請求項9 複数の大量書き込みによって書き込みバッファの輻輳が発生する場合、大量書き込みが所定のしきい値を超えるすべての論理パスについて前記情報単位ペーシング・パラメータがリセットされる、請求項6記載のシステム。 請求項10 前記リモート・ホストが前記1次記憶制御装置からリモート記憶制御装置へのデータの拡張リモート・コピーを実行し、前記リモート・ホストが100キロメートルを超える距離によって前記1次記憶制御装置から地理的に分離されている、請求項6記載のシステム。 請求項11 機械上で実行されると操作を実行するコードを含む装置であって、前記操作が、1次記憶制御装置で、ファイバ・チャネル接続によりリモート・ホストから情報単位を受信するステップであって、前記ファイバ・チャネル接続により永続情報単位ペーシングが実装されるステップと、前記1次記憶制御装置と前記リモート・ホストとの間の前記ファイバ・チャネル接続により確立された少なくとも1つの論理パスにより前記1次記憶制御装置でいくつの大量書き込みが受信されたかに関する情報を維持するステップであって、大量書き込みが、処理されるデータ情報単位の数が情報単位ペーシング・クレジットのデフォルト値を超える入出力(I/O)操作であるステップと、前記1次記憶制御装置により、前記1次記憶制御装置から前記リモート・ホストに送信される応答に含まれる情報単位ペーシング・パラメータを調整するステップであって、前記調整が、前記少なくとも1つの論理パスにより前記1次記憶制御装置でいくつの大量書き込みが受信されたかについて維持される前記情報に基づいて行われるステップと、を含む装置。 請求項12 前記情報単位ペーシング・パラメータが、前記1次記憶制御装置からのいずれの追加の応答も待たずに前記リモート・ホストが前記1次記憶制御装置に送信することができる情報単位の数を示し、前記少なくとも1つの論理パスに関する前記情報単位ペーシング・パラメータが、前記大量書き込みによって書き込みバッファの輻輳がまったく発生していない場合に、16より大きいが256より小さい数に設定される、請求項11記載の装置。 請求項13 前記情報単位がファイバ接続プロトコルにおけるチャネル・コマンド・ワードであり、前記受信したチャネル・コマンド・ワードがチャネル・コマンド・ワード・チェーンを開始し、前記操作が、拡張リモート・コピー操作に関するサブシステム操作を定義するサブシステム操作定義コマンドを前記チャネル・コマンド・ワードが含むかどうかを判断するステップと、前記サブシステム操作定義コマンドに関連するレコード・セット読み取りコマンドの数を決定するステップであって、レコード・セット読み取りコマンドが読み取り要求に対応するステップと、次のチャネル・プログラムの始めに、より多くの情報単位を送信できるように、論理パスに関する前記情報単位ペーシング・パラメータ値を設定するステップであって、同じ数またはより少ない数の前記レコード・セット読み取りコマンドを使用する場合、チェーン全体を直ちに送信することができるステップと、をさらに含む、請求項11記載の装置。 請求項14 複数の大量書き込みによって書き込みバッファの輻輳が発生する場合、大量書き込みが所定のしきい値を超えるすべての論理パスについて前記情報単位ペーシング・パラメータがリセットされる、請求項11記載の装置。 請求項15 前記リモート・ホストが前記1次記憶制御装置からリモート記憶制御装置へのデータの拡張リモート・コピーを実行し、前記リモート・ホストが100キロメートルを超える距離によって前記1次記憶制御装置から地理的に分離されている、請求項11記載の装置。 請求項16 コンピュータ・システム内にコンピュータ可読コードを統合することを含む、コンピューティング・インフラストラクチャを配備するための方法であって、前記コードが前記コンピュータ・システムと組み合って、1次記憶制御装置で、ファイバ・チャネル接続によりリモート・ホストから情報単位を受信するステップであって、前記ファイバ・チャネル接続により永続情報単位ペーシングが実装されるステップと、前記1次記憶制御装置と前記リモート・ホストとの間の前記ファイバ・チャネル接続により確立された少なくとも1つの論理パスにより前記1次記憶制御装置でいくつの大量書き込みが受信されたかに関する情報を維持するステップであって、大量書き込みが、処理されるデータ情報単位の数が情報単位ペーシング・クレジットのデフォルト値を超える入出力(I/O)操作であるステップと、前記1次記憶制御装置により、前記1次記憶制御装置から前記リモート・ホストに送信される応答に含まれる情報単位ペーシング・パラメータを調整するステップであって、前記調整が、前記少なくとも1つの論理パスにより前記1次記憶制御装置でいくつの大量書き込みが受信されたかについて維持される前記情報に基づいて行われるステップと、を実行できる方法。 請求項17 前記情報単位ペーシング・パラメータが、前記1次記憶制御装置からのいずれの追加の応答も待たずに前記リモート・ホストが前記1次記憶制御装置に送信することができる情報単位の数を示し、前記少なくとも1つの論理パスに関する前記情報単位ペーシング・パラメータが、前記大量書き込みによって書き込みバッファの輻輳がまったく発生していない場合に、16より大きいが256より小さい数に設定される、請求項16記載のコンピューティング・インフラストラクチャを配備するための方法。 請求項18 前記情報単位がファイバ接続プロトコルにおけるチャネル・コマンド・ワードであり、前記受信したチャネル・コマンド・ワードがチャネル・コマンド・ワード・チェーンを開始し、前記コードが前記コンピュータ・システムと組み合って、拡張リモート・コピー操作に関するサブシステム操作を定義するサブシステム操作定義コマンドを前記チャネル・コマンド・ワードが含むかどうかを判断するステップと、前記サブシステム操作定義コマンドに関連するレコード・セット読み取りコマンドの数を決定するステップであって、レコード・セット読み取りコマンドが読み取り要求に対応するステップと、次のチャネル・プログラムの始めに、より多くの情報単位を送信できるように、論理パスに関する前記情報単位ペーシング・パラメータ値を設定するステップであって、同じ数またはより少ない数の前記レコード・セット読み取りコマンドを使用する場合、チェーン全体を直ちに送信することができるステップと、を実行できる、請求項16記載のコンピューティング・インフラストラクチャを配備するための方法。 請求項19 複数の大量書き込みによって書き込みバッファの輻輳が発生する場合、大量書き込みが所定のしきい値を超えるすべての論理パスについて前記情報単位ペーシング・パラメータがリセットされる、請求項16記載のコンピューティング・インフラストラクチャを配備するための方法。 請求項20 前記リモート・ホストが前記1次記憶制御装置からリモート記憶制御装置へのデータの拡張リモート・コピーを実行し、前記リモート・ホストが100キロメートルを超える距離によって前記1次記憶制御装置から地理的に分離されている、請求項16記載のコンピューティング・インフラストラクチャを配備するための方法。 請求項21 1次記憶制御装置と、前記1次記憶制御装置で、ファイバ・チャネル接続によりリモート・ホストから情報単位を受信するための手段であって、前記ファイバ・チャネル接続により永続情報単位ペーシングが実装される手段と、前記1次記憶制御装置と前記リモート・ホストとの間の前記ファイバ・チャネル接続により確立された少なくとも1つの論理パスにより前記1次記憶制御装置でいくつの大量書き込みが受信されたかに関する情報を維持するための手段であって、大量書き込みが、処理されるデータ情報単位の数が情報単位ペーシング・クレジットのデフォルト値を超える入出力(I/O)操作である手段と、前記1次記憶制御装置により、前記1次記憶制御装置から前記リモート・ホストに送信される応答に含まれる情報単位ペーシング・パラメータを調整するための手段であって、前記調整が、前記少なくとも1つの論理パスにより前記1次記憶制御装置でいくつの大量書き込みが受信されたかについて維持される前記情報に基づいて行われる手段と、を含むシステム。 請求項22 前記情報単位ペーシング・パラメータが、前記1次記憶制御装置からのいずれの追加の応答も待たずに前記リモート・ホストが前記1次記憶制御装置に送信することができる情報単位の数を示し、前記少なくとも1つの論理パスに関する前記情報単位ペーシング・パラメータが、前記大量書き込みによって書き込みバッファの輻輳がまったく発生していない場合に、16より大きいが256より小さい数に設定される、請求項21記載のシステム。 請求項23 前記情報単位がファイバ接続プロトコルにおけるチャネル・コマンド・ワードであり、前記受信したチャネル・コマンド・ワードがチャネル・コマンド・ワード・チェーンを開始し、拡張リモート・コピー操作に関するサブシステム操作を定義するサブシステム操作定義コマンドを前記チャネル・コマンド・ワードが含むかどうかを判断するための手段と、前記サブシステム操作定義コマンドに関連するレコード・セット読み取りコマンドの数を決定するための手段であって、レコード・セット読み取りコマンドが読み取り要求に対応する手段と、次のチャネル・プログラムの始めに、より多くの情報単位を送信できるように、論理パスに関する前記情報単位ペーシング・パラメータ値を設定するための手段であって、同じ数またはより少ない数の前記レコード・セット読み取りコマンドを使用する場合、チェーン全体を直ちに送信することができる手段と、をさらに含む、請求項21記載のシステム。 請求項24 複数の大量書き込みによって書き込みバッファの輻輳が発生する場合、大量書き込みが所定のしきい値を超えるすべての論理パスについて前記情報単位ペーシング・パラメータがリセットされる、請求項21記載のシステム。 請求項25 前記リモート・ホストが前記1次記憶制御装置からリモート記憶制御装置へのデータの拡張リモート・コピーを実行し、前記リモート・ホストが100キロメートルを超える距離によって前記1次記憶制御装置から地理的に分離されている、請求項21記載のシステム。
类似技术:
公开号 | 公开日 | 专利标题 KR101491484B1|2015-02-10|스케일러블 스토리지 디바이스들 US9135190B1|2015-09-15|Multi-profile memory controller for computing devices US7263108B2|2007-08-28|Dual-mode network storage systems and methods CN104111907B|2018-01-02|一种访问NVMe存储设备的方法和NVMe存储设备 US7971011B2|2011-06-28|Remote copy method and storage system US6446176B1|2002-09-03|Method and system for transferring data between primary storage and secondary storage using a bridge volume and an internal snapshot copy of the data being transferred JP4624110B2|2011-02-02|2つまたはそれ以上の機械の間でデータベース動作を行なうための直接メモリアクセスの用法 US6950915B2|2005-09-27|Data storage subsystem US6073209A|2000-06-06|Data storage controller providing multiple hosts with access to multiple storage subsystems EP1485787B1|2007-10-10|Network data storage related operations US7010638B2|2006-03-07|High speed bridge controller adaptable to non-standard device configuration US9032166B2|2015-05-12|Memory arbitration system and method having an arbitration packet protocol US7747788B2|2010-06-29|Hardware oriented target-side native command queuing tag management KR100673013B1|2007-01-24|메모리 컨트롤러 및 그것을 포함한 데이터 처리 시스템 US7392331B2|2008-06-24|System and method for transmitting data packets in a computer system having a memory hub architecture US9563368B2|2017-02-07|Embedded multimedia card and method of operating the same EP1573559B1|2009-06-10|Method, system, and program for handling input/output commands US20130067161A1|2013-03-14|Methods and structure for task management in storage controllers of a clustered storage system KR101974238B1|2019-04-30|다수의 메모리 포트들에 걸친 선택적 복제를 사용하여 메모리 접근 지연들을 감소시키는 시스템 및 방법 US6693880B2|2004-02-17|System of controlling the flow of information between senders and receivers across links being used as channels US8868809B2|2014-10-21|Interrupt queuing in a media controller architecture US7444478B2|2008-10-28|Priority scheme for transmitting blocks of data US7738397B2|2010-06-15|Generating topology information identifying devices in a network topology US7334075B2|2008-02-19|Managing transmissions between devices US6910145B2|2005-06-21|Data transmission across asynchronous clock domains
同族专利:
公开号 | 公开日 KR20100087009A|2010-08-02| JP5084912B2|2012-11-28| WO2009069907A3|2009-07-16| EP2220820A4|2010-11-17| EP2220820B1|2011-05-25| CN101878617B|2013-01-16| AT511267T|2011-06-15| US7668980B2|2010-02-23| WO2009069907A2|2009-06-04| CN101878617A|2010-11-03| EP2220820A2|2010-08-25| US20090144464A1|2009-06-04| IL204680A|2013-06-27| IL204680D0|2010-11-30|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
法律状态:
2011-09-07| A621| Written request for application examination|Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110906 | 2012-05-25| RD12| Notification of acceptance of power of sub attorney|Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20120524 | 2012-06-12| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120524 | 2012-06-29| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120628 | 2012-06-29| A871| Explanation of circumstances concerning accelerated examination|Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20120628 | 2012-07-19| A975| Report on accelerated examination|Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20120718 | 2012-08-10| TRDD| Decision of grant or rejection written| 2012-08-15| RD14| Notification of resignation of power of sub attorney|Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20120814 | 2012-08-15| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 | 2012-08-16| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 | 2012-09-13| A61| First payment of annual fees (during grant procedure)|Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120904 | 2012-09-14| R150| Certificate of patent or registration of utility model|Ref document number: 5084912 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 | 2012-09-20| FPAY| Renewal fee payment (event date is renewal date of database)|Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
优先权:
[返回顶部]
申请号 | 申请日 | 专利标题 相关专利
Sulfonates, polymers, resist compositions and patterning process
Washing machine
Washing machine
Device for fixture finishing and tension adjusting of membrane
Structure for Equipping Band in a Plane Cathode Ray Tube
Process for preparation of 7 alpha-carboxyl 9, 11-epoxy steroids and intermediates useful therein an
国家/地区
|